\* NOTICES \*



1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

damages caused by the use of this translation.

3.In the drawings, any words are not translated.

# **CLAIMS**

(57) [Claim(s)]

[Claim 1] The mounting process which mounts an electric element in the wiring circuitry layer formed in the front face of an imprint sheet, So that said electric element may be contained in the cavity formation process which forms a cavity in the 1st insulating layer which consists of thermosetting resin at least, and said cavity of said 1st insulating layer. The imprint process which imprints said wiring circuitry layer and said electric element from said imprint sheet to said 1st insulating layer, The laminating process which carries out laminating sticking by pressure of the 2nd and 3rd insulating layers by which the wiring circuitry layer was formed at least in the vertical side of said 1st insulating layer after an imprint process including thermosetting resin, The manufacture approach of the multilayer-interconnection substrate with a built-in component characterized by providing the process to which heat curing of this laminated material is carried out collectively.

[Translation done.]

### \* NOTICES \*

JPO and NCIPI are not responsible for any

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.

damages caused by the use of this translation.

3.In the drawings, any words are not translated.

## **DETAILED DESCRIPTION**

[Detailed Description of the Invention] [0001]

[Field of the Invention] This invention is suitable for for example, a multilayer-interconnection substrate, the package for semiconductor device receipt, etc., and relates to the manufacture approach of a multilayer-interconnection substrate of coming to build an electric element especially in the interior of an insulating substrate.

[0002]

[Description of the Prior Art] Conventionally, electronic equipment is in the inclination for small and a thin and high definition multilayer-interconnection substrate to be further called for in recent years by development of a Personal Digital Assistant, and the spread of the so-called mobile computing which carries and operates a computer, although the miniaturization is progressing.

[0003] in the conventional printed-circuit board, after etching this, forming a detailed circuit, after pasting up copper foil on the front face of the plate containing the organic resin called prepreg, and carrying out the laminating of this, a micro drill performs hole dawn of a through hole in a request location, and a metal is adhered to the hole wall with plating -- making -- a through hole -- a conductor is formed and electric connection between each class is made. [0004] however -- this approach -- a through hole -- in order to carry out rear-spring-supporter penetration, when the number of laminatings follows a conductor on increasing and the number of through holes increases it to the whole wiring substrate, the actual condition is the problem of it becoming impossible to secure a tooth space required for wiring arising, and being unable to respond to the lamination of the printed circuit board accompanying the light weight of electronic equipment, and a miniaturization, a miniaturization, and lightweight-izing.

[0005] then, the inside of the beer hall recently formed to the insulating layer -- metal powder -- being filled up -- a beer hall -- after forming a conductor, the wiring substrate which carried out the laminating of other insulating layers, and was multilayered is proposed.

[0006] Moreover, in mounting a semiconductor device, a capacitor element, a resistance element, etc. to the conventional printed-circuit board, a crevice is formed in the front face of the approach of carrying out the mould of the component which mounted these electric elements with solder etc. and mounted them to the wiring circuitry layer formed in the front face of a wiring substrate with resin, and an insulating substrate, the resin mould of the component is contained and carried out into the crevice, or there is the approach of closing a crevice airtightly with a lid. [0007]

[Problem(s) to be Solved by the Invention] however, a beer hall -- the approach of forming a conductor by restoration of metal powder -- a beer hall -- while minor-diameter-izing of a conductor is possible, although it was effective, even if it multilayered the wiring substrate more to the miniaturization of a wiring substrate at the point which can be arranged in the location of arbitration, since the component carried in the wiring substrate can be mounted only in the front face of a wiring substrate, there was a limitation in the miniaturization of a wiring substrate naturally.

[0008] Therefore, this invention aims at offering the manufacture approach of the multilayer-interconnection substrate with a built-in component which can produce easily the multilayer-interconnection substrate which can raise the miniaturization of a substrate, and the packaging density of a component in the multilayer-interconnection substrate in which a semiconductor device and the electric elements (a capacitor element, a resistance element, a filter element, oscillation component, etc.) of electronic parts are carried.

[Means for Solving the Problem] this invention person by forming the opening section for carrying out the mounting receipt of the electric element in a wiring substrate, as a result of repeating examination about the miniaturization of a wiring substrate which carried the electric element To that the small wiring substrate in which many electric elements were carried from that of a wiring substrate can be offered, and a pan By imprinting to the insulating layer in which the opening section was formed, after connecting an electric element to the copper foil on an imprint sheet with solder etc. beforehand, in case the wiring circuitry layer which consists of a metallic foil is formed by the imprint from an imprint sheet in producing a wiring substrate Without affecting an insulating layer in any way, it found out that the

wiring substrate which contained component was producible, and resulted in invention.

[0010] Namely, the manufacture approach of the multilayer-interconnection substrate with a built-in component of this invention. The mounting process which mounts an electric element in the wiring circuitry layer formed in the front face of an imprint sheet, So that said electric element may be contained in the cavity formation process which forms a cavity in the 1st insulating layer which consists of thermosetting resin at least, and said cavity of said 1st insulating layer. The imprint process which imprints said wiring circuitry layer and said electric element from said imprint sheet to said 1st insulating layer, It is characterized by providing the laminating process which carries out laminating sticking by pressure of the 2nd and 3rd insulating layers which contain thermosetting resin at least, and the process to which heat curing of this laminated material is carried out collectively in the vertical side of said 1st insulating layer after an imprint process.

[0011]

[Embodiment of the Invention] Hereafter, this invention is explained based on a drawing. <u>Drawing 1</u> is drawing for explaining the production process for manufacturing the multilayer-interconnection substrate with a built-in component of this invention.

[0012] According to <u>drawing 1</u>, first, as shown in <u>drawing 1</u> (a), the 1st elastic (B stage condition) insulation sheet 1 containing thermosetting resin is produced. moreover, the conductive paste which forms in this insulation sheet 1 the through hole penetrated in the thickness direction by request, and contains metal powder in that through hole -- screen-stencil -- while carrying out attraction processing -- being filled up -- a beer hall -- a conductor 2 is formed. Moreover, the opening section 3 for containing an electric element is formed in the predetermined part of this insulation sheet 1.

[0013] Next, as shown in drawing 1 (b), while forming the wiring circuitry layer 4 in the front face of an insulation sheet 1, the mounting receipt of the electric element 5 is carried out at the opening section of an insulation sheet 1. A metallic foil is stuck on the approach and 3 imprint film front face which the wiring circuitry layer 4 forms a resist in the approach and 2 insulation-sheet 1 front face which carry out etching processing and form a circuit pattern after sticking a metallic foil on the front face of the 1 insulation sheet 1, and are formed by plating, and after carrying out etching processing of the metallic foil and forming a circuit pattern, the method of making insulation-sheet 1 front face imprint the circuit pattern which consists of this metallic foil etc. is mentioned.

[0014] An insulation sheet 1 is made to imprint the structure which mounted the electric element 5 in the wiring circuitry layer 4 and the wiring circuitry layer 4 from an imprint film in this manufacture approach. The concrete approach is shown in <u>drawing 1</u> (b1) - (b3). According to this approach, after pasting up a metallic foil on the front face of the imprint film 6 which consists of a resin metallurgy group for example, it etches and the wiring circuitry layer 4 is formed (<u>drawing 1</u> (b1)). Then, an electric element 5 is mounted in the wiring circuitry layer 4 by solder, TAB, and wire bonding (<u>drawing 1</u> (b2)).

[0015] Then, an insulation sheet 1 is received in the imprint film 6 with which the electric element 5 was mounted. After carrying out a laminating and being stuck by pressure so that an electric element 5 may be contained by the opening section 3 of an insulation sheet 1, The imprint film 6 can be removed (drawing 1 (b3)), an insulation sheet 1 can be made to be able to imprint the wiring circuitry layer 4 and an electric element 5, and the electric element 5 as shown in drawing 1 (b) can form in the opening section 3 the wiring layer of the monolayer by which mounting receipt was carried out, the beer hall formed in the insulation sheet 1 while being able to embed on the front face of an insulation sheet 1 by sticking the wiring circuitry layer 4 by pressure, since the insulation sheet 1 was in un-hardening or a semi-hardening condition and it was elasticity at this time -- eburnation of the conductor 2 can be carried out. [0016] Moreover, in the above-mentioned example, fundamentally, although the wiring circuitry layer 4 which mounts an electric element 5 is made to imprint simultaneously with an electric element 5, it may form the wiring circuitry layer (not shown) which does not participate in mounting of an electric element 5 by which approach of of 1-3 which carried out coincidence to the electric element 5 with the wiring circuitry layer 4, or were mentioned above according to the individual. Moreover, the electric element 5 contained in the opening section 3 may be closed with an epoxy resin etc. in the condition of having been mounted in the wiring circuitry layer 4.

[0017] Next, laminating sticking by pressure of the 2nd and 3rd insulation sheets 7 and 8 of a softening condition (B stage condition) is carried out, and insulation sheets 1 and 7 and the thermosetting resin in eight heat to the vertical side of the insulation sheet 1 with which the mounting receipt of the electric element 5 was carried out into the opening section 3 as mentioned above at sufficient temperature to harden, bundle up to it, and make it carry out full hardening. in addition -- insulation sheets 7 and 8 -- the wiring circuitry layers 9 and 10 and a beer hall -- you may form suitably by the approach which mentioned conductors 11 and 12 above. Thus, as shown in drawing 1 (c), the multilayer-interconnection substrate which contains an electric element 5 can be formed in an insulating substrate 13. [0018] Moreover, according to this invention, the multilayer-interconnection substrate of all gestalten is producible on the basis of the manufacture approach of the above-mentioned multilayer-interconnection substrate with a built-in component. For example, as shown in drawing 2, two or more opening sections 37 can be formed for the opening

sections 35 and 36 which contain the lectric element of the IC component 33, depitor 34 grade, etc. in the insulating substrate 32 of a multilay interconnection substrate in the same field of a different layer, and the mounting receipt of the electric element of these plurality can be carried out. Moreover, the surface mount of other electric elements 38 and 39 can be carried out also to the front face of an insulating substrate 32. Consequently, the multilayer-interconnection substrate which mounted the electric element in high density is producible not only a front face but inside an insulating substrate.

[0019] In the above-mentioned manufacture approach, the insulation sheet containing the thermosetting resin used fully mixes constituents, such as a filler, with thermosetting organic resin or thermosetting organic resin with the means of a kneading machine, 3 rolls, etc., and fabricates this in the shape of a sheet with the rolling-out method, an extrusion process, a radiation method, a doctor blade method, etc. And it heat-treats by request and semi-hardening of the thermosetting resin is carried out. Resin heats at semi-hardening to temperature a little lower than sufficient temperature to carry out full hardening.

[0020] And well-known approaches, such as processing according [formation of the through hole (beer hall) and the opening section to the insulating layer of this condition ] to the exposure of a drill, punching, sandblasting or carbon dioxide gas laser, an YAG laser, excimer laser, etc., are adopted.
[0021]

(19) 日本国特許庁 (JP)

# (12) 特 許 公 報(B2)

(11)特許番号

特許第3051700号 (P3051700)

(45)発行日 平成12年6月12日(2000.6.12)

(24)登録日 平成12年3月31日(2000.3.31)

(51) Int.Cl. <sup>7</sup>	識別記号	F I
H01L 23/12		H01L 23/12 N
H05K 3/46	•	H 0 5 K 3/46 G
		N
		Q
		H01L 23/12 B
		請求項の数1(全 5 頁)
(21)出願番号	特願平9-201653	(73)特許権者 000006633
		京セラ株式会社
(22)出願日	平成9年7月28日(1997.7.28)	京都府京都市伏見区竹田鳥羽殿町6番地
		(72)発明者 林 桂
(65)公開番号	特開平11-45955	鹿児島県国分市山下町1番4号 京セラ
(43)公開日	平成11年2月16日(1999.2.16)	株式会社総合研究所内
審查請求日	平成10年3月9日(1998.3.9)	
		審査官 田中 永一
		(56)参考文献 特開 昭63-122295 (JP, A)
		特開 昭63-166291 (JP, A)
		特開 昭63-81999 (JP, A)
		実開 昭58-12973 (JP, U)
		(58)調査した分野(Int.Cl. <sup>7</sup> , DB名)
		H01L 23/12
		H05K 3/46
		- H

#### (54) 【発明の名称】 秦子内蔵多層配線基板の製造方法

## (57)【特許請求の範囲】

【請求項1】転写シートの表面に形成された配線回路層に電気素子を実装する実装工程と、少なくとも熱硬化性樹脂からなる第1の絶縁層にキャビティを形成するキャビティ形成工程と、前記第1の絶縁層の前記キャビティ内に前記電気素子が収納されるように、前記転写シートから前記配線回路層と前記電気素子を前記第1の絶縁層に転写する転写工程と、転写工程後の前記第1の絶縁層の上下面に、少なくとも熱硬化性樹脂を含み、少なくとも配線回路層が形成された第2および第3の絶縁層を積 10層圧着する積層工程と、該積層物を一括して熱硬化させる工程と、を具備することを特徴とする素子内蔵多層配線基板の製造方法。

【発明の詳細な説明】

[0001]

2

【発明の属する技術分野】本発明は、例えば、多層配線 基板及び半導体素子収納用パッケージなどに適し、特に 絶縁基板内部に電気素子が内蔵されてなる多層配線基板 の製造方法に関するものである。

#### [0002]

【従来技術】従来より、電子機器は小型化が進んでいるが、近年携帯情報端末の発達や、コンピューターを持ち 運んで操作する、いわゆるモバイルコンピューティング の普及によってさらに小型、薄型且つ高精細の多層配線 基板が求められる傾向にある。

【0003】従来のプリント配線基板では、プリプレグと呼ばれる有機樹脂を含む平板の表面に銅箔を接着した後、これをエッチングして微細な回路を形成し、これを積層した後、所望位置にマイクロドリルでスルーホールの穴明けを行い、そのホール内壁にメッキ法により金属

# **BEST AVAILABLE COPY**

30

を付着させてスルーホール導体を形成して各層間の電気 的な接続を行っている。

【0004】ところが、この方法では、スルーホール導体は配線基板全体にわたり貫通したものであるために、積層数が増加するに伴い、スルーホール数が増加すると、配線に必要なスペースが確保できなくなるという問題が生じ、電子機器の軽量、小型化に伴うプリント基板の薄層化、小型化、軽量化に対しては、対応できないのが現状である。

【0005】そこで、最近では、絶縁層に対して形成したビアホール内に金属粉末を充填してビアホール導体を形成した後、他の絶縁層を積層して多層化した配線基板が提案されている。

【0006】また、従来のプリント配線基板に対して、 半導体素子やコンデンサ素子、抵抗素子などを実装する 場合には、配線基板の表面に形成された配線回路層に対 してこれらの電気素子を半田等により実装し、実装した 素子を樹脂によってモールドする方法、絶縁基板の表面 に凹部を形成して、その凹部内に素子を収納して樹脂モ ールドしたり、蓋体によって凹部を気密に封止する方法 20 がある。

#### [0007]

【発明が解決しようとする課題】しかしながら、ビアホール導体を金属粉末の充填によって形成する方法は、ビアホール導体の小径化が可能であるとともに、任意の位置に配設できる点で配線基板の小型化に対しては有効であるが、配線基板をより多層化したとしても、その配線基板に搭載する素子は、配線基板の表面にしか実装することができないために、配線基板の小型化には自ずと限界があった。

【0008】従って、本発明は、半導体素子や電子部品 (コンデンサ素子、抵抗素子、フィルター素子、発振素 子など)の電気素子を搭載する多層配線基板において、 基板の小型化と、素子の実装密度を高めることのできる 多層配線基板を容易に作製することのできる素子内蔵多 層配線基板の製造方法を提供することを目的とするもの である。

#### [0009]

【課題を解決するための手段】本発明者は、電気素子を 搭載した配線基板の小型化について検討を重ねた結果、 配線基板内に、電気素子を実装収納するための空隙部を 形成することにより、配線基板のより多くの電気素子を 搭載した小型の配線基板を提供できること、さらには、 配線基板を作製するにあたり、金属箔からなる配線回路 層を転写シートからの転写によって形成する際に、転写 シート上の銅箔に予め電気素子を半田などで接続した後 に、空隙部を形成した絶縁層に転写することで、絶縁層 に何ら影響を及ぼすことなく、素子を内蔵した配線基板 を作製できることを見いだし、本発明に至った。

【0010】即ち、本発明の素子内蔵多層配線基板の製

造方法は、転写シートの表面に形成された配線回路層に 電気素子を実装する実装工程と、少なくとも熱硬化性樹 脂からなる第1の絶縁層にキャビティを形成するキャビ ティ形成工程と、前記第1の絶縁層の前記キャビティ内 に前記電気素子が収納されるように、前記転写シートか ら前記配線回路層と前記電気素子を前記第1の絶縁層に 転写する転写工程と、転写工程後の前記第1の絶縁層の 上下面に、少なくとも熱硬化性樹脂を含む第2および第 3の絶縁層を積層圧着する積層工程と、該積層物を一括 して熱硬化させる工程と、を具備することを特徴とする ものである。

#### [0011]

【発明の実施の形態】以下、本発明を図面をもとに説明 する。図1は、本発明の素子内蔵多層配線基板を製造す るための製造工程を説明するための図である。

【0012】図1によれば、まず、図1 (a)に示すように、熱硬化性樹脂を含む軟質(Bステージ状態)の第1の絶縁シート1を作製する。また、この絶縁シート1には、所望により厚み方向に貫通するスルーホールを形成し、そのスルーホール内に金属粉末を含む導体ペーストをスクリーン印刷や吸引処理しながら充填して、ビアホール導体2を形成する。また、この絶縁シート1の所定箇所に電気素子を収納するための空隙部3を形成する。

【0013】次に、図1(b)に示すように、絶縁シート1の表面に配線回路層4を形成するとともに、絶縁シート1の空隙部に電気素子5を実装収納する。配線回路層4は、1)絶縁シート1の表面に金属箔を貼り付けた後、エッチング処理して回路パターンを形成する方法、2)絶縁シート1表面にレジストを形成して、メッキにより形成する方法、3)転写フィルム表面に金属箔を貼り付け、金属箔をエッチング処理して回路パターンを形成した後、この金属箔からなる回路パターンを絶縁シート1表面に転写させる方法等が挙げられる。

【0014】本製造方法においては、配線回路層4と、配線回路層4に電気素子5を実装した構造物を転写フィルムから絶縁シート1に転写させる。その具体的な方法を図1(b1)~(b3)に示す。この方法によれば、例えば、樹脂や金属からなる転写フィルム6の表面に金属箔を接着した後、エッチングして配線回路層4を形成する(図1(b1))。その後、その配線回路層4に、電気素子5を半田、TAB、ワイヤーボンディングにより実装する(図1(b2))。

【0015】その後、電気素子5が実装された転写フィルム6を絶縁シート1に対して、電気素子5が絶縁シート1の空隙部3に収納されるように積層して圧着した後、転写フィルム6を剥がして(図1(b3))、配線回路層4と電気素子5とを絶縁シート1に転写させて、図1(b)に示すような電気素子5が空隙部3に実装収納された単層の配線層を形成することができる。この

6

時、絶縁シート1は、未硬化または半硬化状態であり軟質であることから、配線回路層4を圧着することにより、絶縁シート1の表面に埋め込むことができるとともに、絶縁シート1に形成されたビアホール導体2を緻密化することができる。

【0016】また、上記の例では、基本的には、電気素 子5を実装する配線回路層4は、電気素子5とともに、 同時に転写させるものであるが、電気素子5の実装に関 与しない配線回路層(図示せず)は、電気素子5と配線 回路層4とともに同時するか、または個別に前述した 1)~3)のいずれの方法で形成してもよい。また、空 隙部3内に収納された電気素子5は、配線回路層4に実 装された状態でエポキシ樹脂等により封止してもよい。 【0017】次に、上記のように空隙部3内に電気素子 5が実装収納された絶縁シート1の上下面に、軟化状態 (Bステージ状態)の第2および第3の絶縁シート7、 8を積層圧着して、絶縁シート1、7、8中の熱硬化性 樹脂が硬化するに十分な温度に加熱して一括して完全硬 化させる。なお、絶縁シート7、8には、配線回路層 9、10やビアホール導体11、12を前述した方法に 20 より適宜形成してもよい。このようにして、図1(c) に示すように、絶縁基板13内に電気素子5を内蔵する 多層配線基板を形成することができる。

【0018】また、本発明によれば、上記素子内蔵多層配線基板の製造方法を基礎として、あらゆる形態の多層配線基板を作製することができる。例えば、図2に示すように、多層配線基板の絶縁基板32内において、IC素子33やコンデンサ34等のなどの電気素子を収納する空隙部37を複数箇所形成して、これら複数の電気素子を実装収納させることができる。また、絶縁基板32の表面にも、他の電気素子38、39を表面実装することができる。その結果、表面のみならず、絶縁基板内部にも電気素子を高密度に実装した多層配線基板を作製することができる。

【0019】上記製造方法において、用いられる熱硬化性樹脂を含有する絶縁シートは、熱硬化性有機樹脂、または熱硬化性有機樹脂とフィラーなどの組成物を混練機や3本ロールなどの手段によって十分に混合し、これを圧延法、押し出し法、射出法、ドクターブレード法などによってシート状に成形する。そして、所望により熱処理して熱硬化性樹脂を半硬化させる。半硬化には、樹脂が完全硬化するに十分な温度よりもやや低い温度に加熱する。

【0020】そして、この状態の絶縁層に対するスルーホール(ビアホール)および空隙部の形成は、ドリル、パンチング、サンドブラスト、あるいは炭酸ガスレーザ、YAGレーザ、及びエキシマレーザ等の照射による加工など公知の方法が採用される。

【0021】なお、絶縁シートを形成する熱硬化性樹脂

としては、絶縁材料としての電気的特性、耐熱性、および機械的強度を有する熱硬化性樹脂であれば特に限定されるものでなく、例えば、アラミド樹脂、フェノール樹脂、エポキシ樹脂、イミド樹脂、フッ素樹脂、フェニレンエーデル樹脂、ビスマイレイドトリアジン樹脂、ユリア樹脂、メラミン樹脂、シリコーン樹脂、ウレタン樹脂、不飽和ポリエステル樹脂、アリル樹脂等が、単独または組み合わせて使用できる。

【0022】また、上記の絶縁シート1中には、絶縁基板あるいは配線基板全体の強度を高めるために、有機樹脂に対してフィラーを複合化させることもできる。有機樹脂と複合化されるフィラーとしては、SiO2、Al2O3、ZrO2、TiO2、AlN、SiC、BaTiO3、SrTiO3、ゼオライト、CaTiO3、ほう酸アルミニウム等の無機質フィラーが好適に用いられる。また、ガラスやアラミド樹脂からなる不織布、織布などに上記樹脂を含浸させて用いてもよい。なお、有機樹脂とフィラーとは、体積比率で15:85~50:50の比率で複合化されるのが適当である。

【0023】これらの電気素子を収納するための空隙部を形成する絶縁シートは、上記の種々の材質の中でも空隙部をパンチング又はレーザーで容易に加工できる点から、エポキシ樹脂、イミド樹脂、フェニレンエーテル樹脂と、シリカまたはアラミド不織布との混合物であることが最も望ましい。

【0024】一方、ビアホール導体2に充填される金属ペーストは、銅粉末、銀粉末、銀被覆銅粉末、銅銀合金などの、平均粒径が $0.5\sim50\mu$ mの金属粉末を含む。金属粉末の平均粒径が $0.5\mu$ mよりも小さいと、金属粉末同士の接触抵抗が増加してスルーホール導体の抵抗が高くなる傾向にあり、 $50\mu$ mを越えるとスルーホール導体の低抵抗化が難しくなる傾向にある。

【0025】また、導体ペーストは、前述したような金属粉末に対して、前述したような結合用有機樹脂や溶剤を添加混合して調製される。ペースト中に添加される溶剤としては、用いる結合用有機樹脂が溶解可能な溶剤であればよく、例えば、イソプロピルアルコール、テルピネオール、2ーオクタノール、ブチルカルビトールアセテート等が用いられる。

【0026】上記の導体ペースト中の結合用有機樹脂としては、前述した種々の絶縁シートを構成する有機樹脂の他、セルロースなども使用される。この有機樹脂は、前記金属粉末同士を互いに接触させた状態で結合するとともに、金属粉末を絶縁シートに接着させる作用をなしている。この有機樹脂は、金属ペースト中において、0.1万至40体積%、特に0.3万至30体積%の割合で含有されることが望ましい。これは、樹脂量が0.1体積%よりも少ないと、金属粉末同士を強固に結合することが難しく、低抵抗金属を絶縁層に強固に接着させることが困難となり、逆に40体積%を越えると、金属

粉末間に樹脂が介在することになり粉末同士を十分に接触させることが難しくなり、スルーホール導体の抵抗が 大きくなるためである。

【0027】配線回路層としては、銅、アルミニウム、金、銀の群から選ばれる少なくとも1種、または2種以上の合金からなることが望ましく、特に、銅、または銅を含む合金が最も望ましい。また、場合によっては、導体組成物として回路の抵抗調整のためにNi-Cr合金などの高抵抗の金属を混合、または合金化してもよい。さらには、配線層の低抵抗化のために、前記低抵抗金属よりも低融点の金属、例えば、半田、錫などの低融点金属を導体組成物中の金属成分中に2~20重量%の割合で含んでもよい。

【0028】配線回路層 4 と絶縁シート1 との密着強度を高める上では、絶縁シート1 の配線回路層 4 の形成箇所および/または転写フィルム表面の配線回路層 4 表面の表面を0.1  $\mu$  m以上、特に0.3  $\mu$  m $\sim 3$   $\mu$  m、最適には0.3  $\sim 1.5$   $\mu$  mに粗面加工することが望ましい。また、ビアホール導体の両端を金属箔からなる配線回路層によって封止する上では、配線回路層 4 の厚みは、5  $\sim 4$  0  $\mu$  mが適当である。

【0029】このようにして、本発明によれば、簡単な 積層方法を用いて、複数の絶縁層が積層されてなる絶縁 基板内部に電気素子を実装収納することができ、これに より多層配線基板の電気素子を高密度に実装することが でき、多層配線基板の小型化を図ることができる。

#### [0030]

【実施例】(1) アラミド樹脂の不織布に対してイミド樹脂を50体積%の割合で含浸した厚さ $100\mu$ mのプリプレグに、炭酸ガスレーザーで直径0.1mmのビアホールを形成し、そのホール内に銀をメッキした銅粉末を含む銅ペーストを充填してビアホール導体を形成した。また、このプリプレグにレーザーを用いて半導体素子や電子部品を設置するための12mm×12mmの大きさの空隙部を形成した。

【0031】(2)一方、イミド樹脂50体積%、シリカ粉末50体積%の割合となるように、ワニス状態の樹脂と粉末を混合しドクターブレード法により、厚さ75mmの絶縁シートを作製し、その絶縁シートにパンチングで直径0.1mmのビアホールを形成し、そのホール40内に銀をメッキした銅粉末を含む銅ペーストを充填してビアホール導体を形成した。

【0032】(3) また、一方、ポリエチレンテレフタレート (PET) 樹脂からなる転写シートの表面に接着剤を塗布し、厚さ $12\mu$ m、表面粗さ $0.8\mu$ mの銅箔を一面に接着した。そして、フォトレジスト (ドライフィルム)を塗布し露光現像を行った後、これを塩化第二鉄溶液中に浸漬して非パターン部をエッチング除去して配線回路層を形成した。なお、作製した配線回路層は、線幅が $20\mu$ m、配線と配線との間隔が $20\mu$ mの微細

なパターンである。その後、この配線回路層に I C素子をフリップチップ接続し、ポリイミド樹脂で封止した。 【 0 0 3 3】 (4) そして、 (1) で作製したプリプレグに対して、 (2) で電気素子を実装した転写シートを、プリプレグの空隙部に電気素子が収納されるように位置決めして  $50 \text{ kg/cm}^2$ の圧力を加えて圧着した後、転写フィルムを剥離して、配線回路層と I C素子をプリプレグに転写した。

8

【0034】(5)(2)で作製した絶縁シートの表面に、(3)と同様にして金属箔からなる配線回路層を形成したPET樹脂フィルムから、配線回路層を転写させた。

(6) 空隙部に I C素子が収納されたプリプレグを中心に、その上下面に (5) のようにして配線回路層が転写された絶縁シートを上下各 2 層づつ積層 し  $50 \text{ kg/cm}^2$  の圧力で圧着し、  $200 \text{ Com}^2$  可用力で圧着し、  $200 \text{ Com}^2$  で 1 時間加熱して完全硬化させて多層配線基板を作製した。

【0035】得られた多層配線基板に対して、断面における配線回路層やビアホール導体の形成付近を観察した結果、IC素子と配線回路層、ビアホール導体と配線回路層とは良好な接続状態であり、各配線間の導通テストを行った結果、配線の断線も認められなかった。また、IC素子の動作においても何ら問題はなかった。得られた多層配線基板を湿度85%、温度85℃の高温多湿雰囲気に100時間放置したが、目視で判別できる程度の変化は生じていなかった。

#### [0036]

【発明の効果】以上詳述したとおり、本発明によれば、 電気素子を絶縁基板の内部に形成した空隙部に実装収納 することにより、転写フィルム上の銅箔から形成した配 線回路層に対して半導体素子や各種電子部品等の電気素 子を実装した後、空隙部を形成した絶縁層の表面に転写 して、電気素子を空隙部に収納することにより、電気素 子を絶縁基板内に内蔵させることができ、これにより多 層配線基板に積層一体化することにより高密度、高精 細、且つ多機能の配線基板を容易に形成できる。

#### 【図面の簡単な説明】

【図1】本発明の素子内蔵多層配線基板の製造方法の一 実施例を説明するための工程図である。


【図2】本発明の素子内蔵多層配線基板において、電気 素子を内蔵した空隙部を複数形成した多層配線基板を説 明するための概略断面図である。

#### 【符号の説明】

- 1, 7, 8 絶縁シート
- 2, 11, 12 ビアホール導体
- 3, 35, 36, 37 空隙部
- 4, 9, 10 配線回路層
- 5, 33, 34, 37、38 電気素子
- 6 転写フィルム
- 50 13,31,32 絶縁基板

# **BEST AVAILABLE COPY**





【図2】

